Exemple de machine de moore

Toute transition sortant sur l`entrée “0” passe au T2, donc le bit d`entrée “0” produit toujours le bit de sortie “1”. En général, l`état actuel est stocké dans des tongs, et un signal d`horloge global est connecté à l`entrée «horloge» des tongs. Techniquement, les sorties ne sont valables qu`à la fin de l`heure d`État, déterminée par le bord descendant de l`horloge. Les diagrammes d`état de cette figure sont étiquetés plus complètement que nos exemples précédents. Par exemple, l`État 01 signifie que le bit d`entrée le plus récent était 1, et le bit d`entrée avant que c`était 0. Avec son comportement n`est plus un mystère, nous montrons le graphique ASM pour cette machine à état fini dans la figure 8. Nous aurions pu éviter cette inutile “0” en ajoutant un état initial factice comme nous l`avons fait dans l`exemple précédent. Comme les machines Moore et Mealy sont les deux types de machines à état fini, elles sont également expressives: l`un ou l`autre type peut être utilisé pour analyser un langage normal. La machine a traité le premier bit d`entrée, “1”, en prenant la transition 1 de l`État 00 à l`État 01. C`est la même machine de Mealy montrée dans le tableau 1. La différence entre les machines de Moore et les machines de Mealy est que dans ce dernier, la sortie d`une transition est déterminée par la combinaison de l`état courant et de l`entrée courante (S × Σ {displaystyle Stimes Sigma} comme entrée à G {displaystyle G}), par opposition à juste t a état actuel (S {displaystyle S} comme entrée à G {displaystyle G}). Les systèmes séquentiels clocked sont une façon de résoudre les problèmes de métastabilité. La lecture d`un 0 puis avance la machine à l`État 01 (pas de temps 60).

Étant donné qu`un seul État pourrait vraisemblablement être la cible de toutes les transitions de la machine à états finis, le nombre maximal de transitions d`entrée est de 2M * 2L, le nombre de combinaisons d`entrées possibles multiplié par le nombre d`États. Nous exprimons la transition comme “une entrée 1 dans l`État 00 conduit à l`État 11. Dans l`État 01 avec l`entrée 1, l`état suivant est A + = 1, B + = 1. La sortie reste valide uniquement aussi longtemps qu`il faut pour calculer une nouvelle sortie dans le nouvel État. Au Q1, il produit le bit de sortie “0”, qui est la négation du bit d`entrée. Encore une fois, la sortie dans cet État est la valeur de Z sur le bord descendant et est donc 1. Méthode de traçage de signal il existe deux approches systématiques pour déterminer les transitions d`État: traçage de signal exhaustif et extraction des fonctions d`état/de sortie suivantes. Notez que toutes les transitions sortantes de cet État, état 01 aller aux États qui produisent une sortie de “1”. La séquence 1 1 1 1, suivi de l`État 00 à 11 à 10 à 01, intercepterait la transition restante. Lors du traitement du premier bit de l`entrée, “1”, la machine prend la transition vers Q1. La plupart des systèmes électroniques numériques sont conçus comme des systèmes séquentiels cadencé.

Notre méthode alternative dérive les fonctions de l`état suivant directement à partir des équations logiques combinatoires aux entrées flip-flop et la fonction de sortie des sorties flip-flop.